AMD Zen4細(xì)節(jié)泄露 采用chiplest小芯片設(shè)計(jì)

蘇媽近日確認(rèn)，5nmZen4架構(gòu)的銳龍、霄龍?zhí)幚砥鞫紝⒃诿髂甑菆?chǎng)，而在那之前，今年底不是Zen3+，就是Zen3穿馬甲。

外媒披露了一份AMD內(nèi)部資料，時(shí)間是今年3月，列出了Zen4架構(gòu)首款銳龍?zhí)幚砥?ldquo;Raphael”(拉斐爾)的詳細(xì)情況，預(yù)計(jì)將會(huì)命名為銳龍7000系列。

它依然采用chiplest小芯片設(shè)計(jì)，計(jì)算核心與輸入輸出分離，分別叫做CCD、CIOD3，制造工藝分別是臺(tái)積電N5 5nm、N7 7nm。

CCD部分代號(hào)“Durango”，每個(gè)最多8核心16線程、32MB三級(jí)緩存，和現(xiàn)在的Zen3完全一樣，兩個(gè)組成最多16核心32線程、64MB三級(jí)緩存。

之前有消息稱AMD在測(cè)試24核心型號(hào)，但是否推出還要看各方面情況。

同時(shí)入門級(jí)型號(hào)會(huì)集成GPU，終于升級(jí)到RDNA2架構(gòu)，但具體規(guī)格配置待定。

整體采用AM5封裝接口，熱設(shè)計(jì)功耗方面中高端桌面型號(hào)45-105W，比現(xiàn)在下探20W，筆記本型號(hào)35-65W，比現(xiàn)在上探20W。

另一張幻燈展示了Raphael處理器的內(nèi)部結(jié)構(gòu)。

CCD、CIOD3之間通過新的GMI3總線相互連接，后者集成新的內(nèi)存控制器(DDR5)、GPU圖形核心。

以往的銳龍APU都是單芯片設(shè)計(jì)，這將是第一次采用chiplet多芯片設(shè)計(jì)。

最后是Raphael平臺(tái)架構(gòu)圖，確認(rèn)繼續(xù)支持PCIe 4.0，通道數(shù)量從24條增加到28條，其中16條分給獨(dú)立顯卡、4條連接PCIe/SATA SSD、4條連接芯片組(600系列)之后再擴(kuò)展支持網(wǎng)卡、讀卡器、Wi-Fi(藍(lán)牙)、USB、硬盤、光驅(qū)等等。

不過奇怪的是，之前說法稱Zen4架構(gòu)不會(huì)再兼容DDR4，但這里圖上依然標(biāo)注DDR4，而且接口還是AM4，不知道是筆誤還是回事兒。

再往后的Zen5架構(gòu)的銳龍8000系列，也有消息傳出，臺(tái)積電3nm工藝，同時(shí)集成Zen4D組成大小核心混合架構(gòu)，最多8+4的組合，并有新的緩存體系、內(nèi)存子系統(tǒng)。