為啥高玩選內存不看頻率看時序？一文讀懂內存時序

DDR5內存的問世，讓更多人開始關注內存產(chǎn)品在頻率上的更新?lián)Q代，動輒5000MHz起步的高頻設計，確實在數(shù)值上給人以震撼和驚艷，也似乎成為了很多用戶選購內存產(chǎn)品的不二標準。

從而忽視了在內存產(chǎn)品中，一個極為重要的參數(shù)設計，即時序。

也就是各大內存產(chǎn)品上標注的“40-40-40-77”的一連串數(shù)值，有高有低。

不同產(chǎn)品的數(shù)值，還會出現(xiàn)顯著的差異，幾乎一個產(chǎn)品一個數(shù)值；面對這一連串規(guī)律不定的數(shù)值，很少有人會關注它們的差異和探究它們到底是啥作用，今天咱們就來盤一盤內存時序。

時序到底是什么？

內存時序，一言以蔽之指的是內存在處理各種任務操作時遇到的固有延遲的一種數(shù)值描述，或者更本質更白話一點，時序指的是內存處理工作和操作時的具體延遲時間，從這個定義上而言，時序自然是越小越好；

同時影響內存延遲，或者說描述延遲的時序種類有很多，我們常規(guī)產(chǎn)品上列出的4種，是對內存影響最大，最為顯著的部分。

它們分別都有著特定的代號，按照順序分別為CL、tRCD、tRP、tRAS，這四個代號全是縮寫，第一個CL，即CAS Latency，它描述的是內存列地址訪問的延遲時間，這也是時序中最重要的參數(shù)。

第二個tRCD，即RAS to CAS Delay，是指內存行地址傳輸?shù)搅械刂返难舆t時間；第三個tRP，即RAS Precharge Time，表示內存行地址選通脈沖預充電時間；第四個tRAS，即RAS Active Time，描述的是行地址激活的時間。

時序是如何影響工作

理解了主要的時序含義之后，我們還需要明白內存和CPU之間的聯(lián)結原理，才能真正明白主要時序對于內存性能的影響。

通常情況下，CPU的工作流程是下達一個尋址指令，內存會快速搜索和尋址存在緩存內的文件，我們將尋址的過程想象成在一個有列有行的圍棋格上。

當CPU下達搜索A文件時，內存需要要先確定數(shù)據(jù)具體在圍棋格子中的哪一行，那么時序的第二個參數(shù)tRCD就代表這個時間，簡單來說就是是內存收到行的指令后，需要等待多長時間才能訪問這一行。

值得注意的是，由于每一行中數(shù)據(jù)量十分龐雜，在內存第一步工作中無法準確定位，只能是預估，因而還需要第二步才能完成指令。

當內存確定了A文件在哪一行之后，就需要確認數(shù)據(jù)在哪一列，只有當行和列全部都確定后，才能鎖定A文件的具體地址；而確定列的等待時間，便是時序中CL，換言之就是內存確定行數(shù)之后，還需要多久才能訪問具體的列。

至于第三個參數(shù)，指的是確認了第一行數(shù)值后，再確定另外一行所需要等待的時間（時間周期）。

第四個tRAS部分，則是指整個內存完成命令后的總和，它的數(shù)值約等于前三個數(shù)值的總和，當然時序越高的情況下，他們的差異越巨大。

D4和D5的時序對比

下面我們就通過DDR4和DDR5兩種不同內存的時序，探究D4和D5內存的差異。

“40-40-40-77”是某品牌5200MHz的D5產(chǎn)品時序設計，“16-16-16-36”則是該品牌4000MHz的D4產(chǎn)品時序設計。

從時序上來看，二者近乎存在2倍多的數(shù)值差異，雖然在絕對頻率上D5內存有著顯著提升，可在延遲上嚴重拉跨，無疑對于用戶的實際使用產(chǎn)生一定影響。

這也就是為什么眾多D5內存，暫時并沒有被大量玩家接受的原因。

頻率的增長并不能顯著提升用戶體驗，而過高的延遲卻如同定時炸彈，不經(jīng)意間對用戶體驗產(chǎn)生影響，想要更高頻率，同時降低時序，可能是今后內存行業(yè)一直需要探索的重要課題。

標簽： 內存顆粒 DRAM 為啥高玩選內存不看頻率看時序一文