IBM：芯片制造已經達到極限 但問題依然可以被解決

根據國外媒體報道，IBM公司設計的最新材料和工藝可以幫助提高7納米工藝芯片的生產效率。

最近，該公司的研究人員正在致力于“區域選擇性沉積”這一新興領域的挑戰，該技術可以幫助克服平面印刷技術在7納米工藝芯片上創造圖案的局限性。

Semi Engineering清楚地描述了平版印刷圖案的原理，以及在7納米工藝中人們對區域選擇性沉積的興趣與日俱增的原因。

據悉，這種“多模制”等技術可以確保幫助集成電路的規模不斷擴大，但隨著芯片產品從最初的28納米工藝縮減到現在的7納米工藝，芯片制造商需要處理更多具有更小特征的層，同時需要在圖案上進行更精確的設計和放置。

這些特性需要在多個層之間實現對齊。如果他們不這樣做，就會導致“邊緣放置錯誤”(EPE)，來自英特爾的光刻專家Yan Borodovsky認為光刻技術如果無法解決這個挑戰，那么最終會阻礙摩爾定律的發展。

2015年，Yan Borodovsky鼓勵該行業研究區域選擇性沉積，這是IBM的研究人員正在探索的領域，也許有一天會成為EUV光刻技術的下一代技術。

晶圓廠已經使用了一些選擇性沉積的形式，在設備的金屬表面沉積材料。區域選擇性沉積需要一種工具，可以在設備上沉積不同的材料組合，也就是金屬對金屬和介質對介質。

IBM Almaden研究中心的研究員Rudy J Wojtecki解釋了IBM改進技術的努力成果：“使用傳統的制作方法，這將需要在基材上涂上抗蝕劑，通過曝光步驟對抗蝕劑進行圖形化處理，顯影，沉積無機薄膜，然后剝離抗蝕劑，得到有圖案的無機材料。”

“后來我們發現了一種更簡單的方法來沉積這種無機薄膜。通過使用自對準過程，我們將預壓基板浸入含有特殊材料的溶液中，然后將涂層基板添加到沉積室，這樣就完成了整個過程。從字面上的意思來理解，我們能夠在納米程度上用可控的方式蝕刻出整個裝置的部件。”

該研究小組正在使用三種主要的區域選擇性沉積方法之一，也就是被稱作“原子層沉積”的方法，這種方法的重點是使用“自組裝單分子層沉積”(SAMs)。

它可能有助于為更好的支持人工智能應用程序(如三維結構)的硬件鋪平道路。Wojtecki表示：“一旦我們開發出擴展這一過程的方法，我們就可以在構建下一代硬件時開始集成它，無論是為新的人工智能硬件，還是在7納米技術節點或未來更先進的產品制造設備。”

IBM并不是目前唯一一家開發區域選擇性原子層沉積技術的公司，但Wojtecki認為，他為高要求的應用量身定制化學結構的能力使“新的聚合、材料和表征方法”的開發成為可能。